半導体集積回路装置

FIELD OF THE INVENTION

本発明は、CCD (Charge Coupled Devices) エリアセンサー、CCDリニアセンサー、 CMOSセンサー等のセンサーアレイを駆動するためのデジタル回路と、センサーアレイ の出力信号をアナログ処理するアナログ回路とを同一半導体基板上に設けた半導体集積回 路装置に関する。

BACKGROUND OF THE INVENTION

20

25

30

10 図 6 に、従来の半導体集積回路装置の概略を平面図で示す。同一半導体基板(半導体チップ)1の表面に、例えばCMOSデジタル回路からなるデジタル回路部2と、アナログ回路部3が接近して配置されている。両者が隣り合わない側に、ポリシリコン(PS)からなるダミーレイヤ部4が配置されている。ダミーレイヤ部4は、ポリシリコンからなるCMOSトランジスタのゲートを形成する半導体製造工程において、エッチング処理時間を一定にすべく、チップ上におけるポリシリコン面積率を一定にするために配置される。

図6におけるC-C線の断面図を、図7に示す。デジタル回路部2は、バックゲートを形成するN-WELL領域6の中に配置されたP型MOSトランジスタと、バックゲートを形成するP-WELL領域9の中に配置されたN型MOSトランジスタとを一対以上含む。P型MOSトランジスタは、1組のP+型チャンネル埋め込み層7と、ゲート電極のポリシリコン層8から構成される。N型MOSトランジスタは、1組のN+型チャンネル埋め込み層10と、ゲート電極のポリシリコン層11から構成される。

アナログ回路部3は、バックゲートを形成するN-WELL領域12の中に配置された P型MOSトランジスタと、バックゲートを形成するP-WELL領域15の中に配置されたN型MOSトランジスタとを一対以上含む。P型MOSトランジスタは、1組のP+型チャンネル埋め込み層13と、ゲート電極のポリシリコン層14から構成される。N型MOSトランジスタは、1組のN+型チャンネル埋め込み層16と、ゲート電極のポリシリコン層17から構成される。

CMOSデジタル回路は、信号がHighからLow、LowからHighに切り替わる際、貫通電流が流れ、チャンネルの電位が過渡的に接地電位よりも低い電位、あるいは電源電位よりも高い電位になる場合があることが知られている。半導体集積回路にこのよ

うな現象が起こると、半導体集積回路内で寄生トランジスタが形成されて寄生電流が流れる。同一半導体基板(半導体チップ)の表面に形成されたデジタル回路部とアナログ回路部とを接近して配置した場合、そのような寄生電流の影響でアナログ回路部の回路特性が 劣化する。

5 すなわち図7に示すように寄生トランジスタ18が、基板1をベースとし、デジタル回 路部2のN-WELL領域6をエミッタとし、アナログ回路部3のN-WELL領域12 をコレクタとして形成される。N-WELL領域6とN-WELL領域12との距離が近 く、その間の基板1の抵抗成分が小さいため、寄生トランジスタ18の逆hFEが大きく なり、アナログ回路部3のバックゲートを形成するN-WELL領域12から引き込まれ 10 る寄生電流icが大きくなる。この寄生電流icが大きくなると、N-WELL領域12 の電位変動が比較的大きくなり、従ってアナログ回路部3の回路特性の劣化が顕著となる。 寄生トランジスタ18の逆hFEの大きさは、デジタル回路部2とアナログ回路部3と の距離で定められ、距離の大きいほうが基板1の抵抗成分により逆hFEが小さくなるの で、寄生電流icも小さくなる。この寄生電流icが小さくなれば、N-WELL領域1 15 2の電位変動を小さくできるので、アナログ回路部3の回路特性の劣化も防止できる。そ こで図8に示すように、デジタル回路部2とアナログ回路部3との距離を単純に大きくす ることも考えられる。また、特開昭56-98839号公報、あるいは特開平7-135 299号公報には、寄生トランジスタに起因する回路特性の劣化を防止するために、寄生 トランジスタを形成する二種類の回路領域間を分離する拡散領域を配置することが記載さ 20 れている。しかしながら、単純に分離領域を設けたのでは、それだけチップサイズを増大

SUMMARY OF THE INVENTION

させる原因となる。

25

30

本発明は、デジタル回路部の貫通電流により、チャンネル電位が過渡的に接地電位より も低い電位、あるいは電源電位よりも高い電位になる場合の、同一半導体基板(半導体チップ)に配置されているアナログ回路部の回路特性の劣化を、チップサイズを増大させる ことなく抑制することが可能な半導体集積回路装置を提供することを目的とする。

本発明の半導体集積回路装置は、同一半導体基板の表面に配置された、デジタル回路部 とアナログ回路部とを有し、前記デジタル回路部と前記アナログ回路部との間に、トラン ジスタのゲートを構成するポリシリコンと同一のポリシリコンからなるダミーレイヤ部が 配置されたことを特徴とする。

BRIEF DESCRIPTION OF THE DRAWINGS

- 図1は、本発明の実施の形態1における半導体集積回路装置を示す平面図である。
- 5 図2は、図1のA-A断面図である。
 - 図3は、実施の形態2における半導体集積回路装置を示す平面図である。
 - 図4は、図3のB-B断面図である。
 - 図5は、実施の形態3におけるカメラを示すブロック図である。
 - 図6は、従来例の半導体集積回路装置を示す平面図である。
- 10 図7は、図6のC-C断面図である。

30

図8は、他の従来例の半導体集積回路装置を示す平面図である。

DESCRIPTION OF THE PREFERRED EMBODIMENTS

本発明の半導体集積回路装置は、同一半導体基板の表面に配置されたデジタル回路部と アナログ回路部との間に、トランジスタのゲートを構成するポリシリコンと同一のポリシリコンからなるダミーレイヤ部が配置された構成を有することにより、デジタル回路部におけるN-WELL領域と、アナログ回路部におけるN-WELL領域との距離が遠くなる。それにより、基板の抵抗成分が増大し、寄生トランジスタの逆hFEを低減することができる。従って、アナログ回路部のバックゲートから引き込まれる寄生電流icが小さく、アナログ回路部におけるN-WELL領域の電位変動が小さくなるので、アナログ回路部における回路特性の劣化が抑制される。しかもダミーレイヤ部は、チップ上におけるポリシリコン面積率を一定にするために配置されるポリシリコン層を利用できるので、チップサイズの増大を抑制することが可能である。

上記構成の半導体集積回路装置において、好ましくは、前記デジタル回路部と前記アナ 25 ログ回路部との間にさらにダミー領域が設けられ、前記ダミー領域に電源電位が印加され る。

前記デジタル回路部はセンサーアレイを駆動するための回路であり、前記アナログ回路部は、前記センサーアレイから出力される画像検出信号をアナログ処理するための回路である構成とすることができる。また、前記センサーアレイは、CCDエリアセンサー、CCDリニアセンサー、またはCMOSセンサーとすることができる。

撮像素子と、前記撮像素子を駆動するデジタル回路部及び前記撮像素子から出力される 画像検出信号をアナログ処理するためのアナログ回路部を有する半導体集積回路装置とを 備えたカメラを構成し、半導体集積回路装置を上記の構成とすることができる。

以下に、本発明の実施の形態における半導体集積回路装置について、図面を参照してより詳細に説明する。

(実施の形態1)

5

20

25

30

図1は、実施の形態1における半導体集積回路装置を示す平面図である。この回路は、例としてCCDエリアセンサーの駆動タイミングジェネレータ回路とアナログ前処理回路とを集積した例である。

10 P型半導体基板(半導体チップ)1の表面に、デジタル回路部2とアナログ回路部3とが配置され、それらの間の領域にポリシリコンからなるダミーレイヤ部4が挿入されている。デジタル回路部2は、CCDエリアセンサーの水平走査・垂直走査の駆動タイミング、水平駆動回路、及びアナログ前処理用高速パルスタイミング等を司るパルス信号を生成する。アナログ回路部3は、CCDエリアセンサーから出力される映像信号からノイズを除る。アナログ回路部3は、CCDエリアセンサーから出力される映像信号からノイズを除去する回路、信号振幅を調整する回路、デジタルに変換するADコンバータ回路等を含む。ダミーレイヤ部4は、ポリシリコンからなるCMOSトランジスタのゲートを形成する半導体製造工程において、エッチング処理時間を一定にすべく、チップ上におけるポリシリコン面積率を一定にするために配置される。

図2は、図1のA-A線断面図である。デジタル回路部2は、バックゲートを形成する N-WELL領域6の中に配置されたP型MOSトランジスタと、バックゲートを形成するP-WELL領域9の中に配置されたN型MOSトランジスタとを一対以上含む。P型 MOSトランジスタは、1組のP+型チャンネル埋め込み層7と、ゲート電極のポリシリコン層8から構成され、アナログ回路部3から遠ざけるように配置される。N型MOSトランジスタは、1組のN+型チャンネル埋め込み層10と、ゲート電極のポリシリコン層11から構成される。

アナログ回路部3は、バックゲートを形成するN-WELL領域12の中に配置された P型MOSトランジスタと、バックゲートを形成するP-WELL領域15の中に配置されたN型MOSトランジスタとを一対以上含む。P型MOSトランジスタは、1組のP+型チャンネル埋め込み層13と、ゲート電極のポリシリコン層14から構成され、デジタル回路部2から遠ざけるように配置される。N型MOSトランジスタは、1組のN+型チ ャンネル埋め込み層16と、ゲート電極のポリシリコン層17から構成される。

以上の配置によれば、寄生トランジスタ18のエミッタとなるデジタル回路部2におけるN-WELL領域6と、寄生トランジスタ18のコレクタとなるアナログ回路部3におけるN-WELL領域12との距離が遠くなるので、基板の抵抗成分が増大し、寄生トランジスタ18の逆hFEを低減することができる。従って、アナログ回路部3のバックゲートから引き込まれる寄生電流icが小さく、アナログ回路部3におけるN-WELL領域12の電位変動が小さくなるので、アナログ回路部3における回路特性の劣化が抑制される。

(実施の形態2)

5

10 図3は、実施の形態2における半導体集積回路装置の平面図である。図4は、図3のB-B線断面図である。

この実施形態においては、ダミーレイヤ部4とアナログ回路部3との間に、更にN-W ELLのダミー領域5が配置され、このダミー領域5に電源電位19が印加される。それにより寄生トランジスタ18のコレクタ電流の大部分(idで図示)がこのダミー領域5から供給されることになる。しかも、かつデジタル回路部2とアナログ回路部3との距離が更に離れることになるので、アナログ回路部3のバックゲートから引き込まれる寄生電流icが更に小さくなる。その結果、アナログ回路部3におけるN-WELL領域12の電位変動も更に小さくなるので、アナログ回路部3における回路特性劣化の抑制が更に強固なものになる。

20 以上の実施の形態によれば、アナログ回路部3におけるP型MOSトランジスタのバックゲートを形成するN-WELL領域12の電位変動が極めて小さくなるので、アナログ回路部3における回路特性の劣化が十分に抑制される。従って、CCDエリアセンサー、またはCMOSセンサーを用いた撮像素子と、上記実施の形態の半導体集積回路装置を組み合わせることにより、アナログ回路の回路特性劣化に起因する画像劣化の少ない高性能なカメラを得ることができる。

更に、チップ上におけるポリシリコン面積率を一定にすべく配置するダミーレイヤ部4は、半導体基板1上の他の領域に配置する必要が無くなるので、その分だけチップサイズの拡大は回避され、コスト増大を抑制することもできる。

(実施の形態3)

30 図5に概略構成を示す実施の形態3におけるカメラは、上述の実施の形態の構成を有す

る半導体集積回路装置を用いた例である。

5

20は撮像素子であり、CCDエリアセンサー、またはCMOSセンサーを用いて構成されている。撮像素子20の受光部(図示せず)には、光学系21により集光された光22により光学像が結像される。半導体集積回路装置23は、上述のいずれかの実施の形態の構成を有し、そのデジタル回路部2は、撮像素子20の駆動信号24を供給する。撮像素子20から出力される画像検出信号25は、半導体集積回路装置23のアナログ回路部3に供給され、映像信号25として出力される。

WHAT IS CLAIMED IS:

- 1. 同一半導体基板の表面に配置された、デジタル回路部とアナログ回路部とを有する半導体集積回路装置において、
- 5 前記デジタル回路部と前記アナログ回路部との間に、トランジスタのゲートを構成する ポリシリコンと同一のポリシリコンからなるダミーレイヤ部が配置されたことを特徴とす る半導体集積回路装置。
- 2. 前記デジタル回路部と前記アナログ回路部との間にさらにダミー領域が設けられ、 10 前記ダミー領域に電源電位が印加される請求項1記載の半導体集積回路装置。
 - 3. 前記デジタル回路部はセンサーアレイを駆動するための回路であり、前記アナログ回路部は、前記センサーアレイから出力される画像検出信号をアナログ処理するための回路である請求項1記載の半導体集積回路装置。

15

- 4. 前記センサーアレイは、CCDエリアセンサー、CCDリニアセンサー、またはCMOSセンサーである請求項3記載の半導体集積回路装置。
- 5. 撮像素子と、前記撮像素子を駆動するデジタル回路部及び前記撮像素子から出力さ 20 れる画像検出信号をアナログ処理するためのアナログ回路部を有する半導体集積回路装置 とを備えたカメラにおいて、

前記半導体集積回路装置は、前記デジタル回路部と前記アナログ回路部との間に、トランジスタのゲートを構成するポリシリコンと同一のポリシリコンからなるダミーレイヤ部が配置された構造を有することを特徴とするカメラ。

25

ABSTRACT OF THE DISCLOSURE

同一半導体基板の表面に配置されたデジタル回路部とアナログ回路部とを有する。前記デジタル回路部と前記アナログ回路部との間に、トランジスタのゲートを構成するポリシリコンと同一のポリシリコンからなるダミーレイヤ部が配置される。前記デジタル回路部におけるN-WELL領域と、アナログ回路部におけるN-WELL領域との距離が遠くなり、基板の抵抗成分が増大し、アナログ回路部のバックゲートから引き込まれる寄生電流icが小さく電位変動が小さくなる。しかもダミーレイヤ部は、ポリシリコン面積率を一定にするために配置されるポリシリコン層を利用できるので、チップサイズの増大は抑制される。

10

5